

CLIPPEDIMAGE= JP402034821A
PAT-NO: JP402034821A
DOCUMENT-IDENTIFIER: JP 02034821 A
TITLE: THIN FILM TRANSISTOR

PUBN-DATE: February 5, 1990

INVENTOR-INFORMATION:

NAME
MINAMINO, YUTAKA
KAWAGUCHI, TAKAO
TAKEDA, YOSHIYA
NAGATA, SEIICHI

ASSIGNEE-INFORMATION:

NAME	COUNTRY
MATSUSHITA ELECTRIC IND CO LTD	N/A

APPL-NO: JP63184947
APPL-DATE: July 25, 1988

INT-CL (IPC): G02F001/136; H01L027/12 ; H01L029/784
US-CL-CURRENT: 257/72

ABSTRACT:

PURPOSE: To form the high-reliability thin film transistor(TFT) by using an SiN<SB>x</SB> film which has a specific optical band gap value.

CONSTITUTION: An optical band gap of SiN<SB>x</SB> is set to $\geq 5.35\text{eV}$. The unstableness of TaO<SB>x</SB>/SiN<SB>x</SB> is caused by the generation of fixed charges by the implantation of electrons from a semiconductor layer 14 to a defective level presented in TaO<SB>x</SB>/SiN<SB>x</SB> 13. For the purpose, the band gap of the SiN<SB>x</SB> interfacing with the semiconductor layer 14 is increased to decrease the number of the electrons implanted into an insulating film exceeding the potential barrier of the semiconductor layer 14 and SiN<SB>x</SB> 13. Then the band gap of the SiN<SB>x</SB> film 13 is optimized to increase an ON current by using the thin film transistor TFT of double structure of TaO<SB>x</SB>/SiN<SB>x</SB> 13. Consequently, the TFT is

obtained which has excellent switching characteristics and is stable for a long time.

COPYRIGHT: (C)1990,JPO&Japio

膜でこのピンホールをカバーすることが出来る。従ってTFTの不良率を低減することが可能となる。ゲート絶縁層を形成する方法としては、プラズマCVD法、スパッタ法を用いて窒化シリコンSiNxあるいは酸化シリコンSiO₂を形成する、あるいはゲート金属として用いられるAlやTaを熱酸化、プラズマ酸化、あるいは陽極酸化してAl₂O₃やTaO_xを形成しゲート絶縁膜とする方法等の例が挙げられる。これらの材料を2重層として組み合わせる場合には、第一のゲート絶縁膜としてTaゲートを陽極酸化したTaO_x、第二のゲート絶縁膜としてプラズマCVD法によるSiNxを用いる場合がある(特開昭58-147069参照)。この理由として陽極酸化膜によるTaO_xのピンホール密度が小さいことと、SiNxがプラズマCVD法を用いて形成するために半導体層である非晶質Siと連続形成が可能である点にある。

発明が解決しようとする課題

しかしながら、上記TaO_x/SiNxの2層

Nx膜の作成条件を最適化して、SiNxの光学的なバンドギャップE_{g,opt}(膜の光吸収係数が $5 \times 10^{-4} \text{ cm}^{-1}$ になる光のエネルギーと定義する)が、5.35 eVより大きな値であるSiNx膜を用いるものである。

作用

前述のTaO_x/SiNxの不安定性の原因としては、TaO_x/SiNx中に存在する欠陥準位に、半導体層より電子が注入されて固定電荷を形成するためだと考えられる。従って半導体層と界面を接するSiNxのバンドギャップを大きくすることにより、半導体層とSiNxのポテンシャル障壁を越えて絶縁膜に注入される電子の数は少なくなる。従ってSiNx膜のバンドギャップを最適化することにより、TaO_x/SiNxの2重構造のTFTを用いてON電流を大きく取ることができ、スイッチング特性が良好でかつ長時間(数万時間以上)にわたり安定なTFTを提供することになる。

実施例

構造のTFTでは、Trの特性劣化がSiNx単層のものに比較して悪く信頼性の面で問題を残している。

このTrの特性劣化の原因としては、SiNxあるいはTaO_xの膜内に存在する欠陥準位、あるいはTaO_xとSiNx界面の準位に電子あるいは正孔がトラップされるためと考えられる。TaO_x/SiNx構造のTFTがSiNx単層のTFTに比較してTrの特性変化が激しいのは、同一膜厚のSiNx単層のものに比較して単位面積あたりの容量が大きいため、半導体層とSiNx界面にかかる電界が強くなるために半導体層と、SiNxのポテンシャル障壁を飛び越えてTaO_xあるいはSiNx内の欠陥準位にトラップされる電子の数が多いためと考えられる。

そこで本発明は、半導体層と界面を接するSiNxの膜質を最適化することにより、信頼性の高いTFTを提供することを目的とする。

課題を解決するための手段

本発明は、プラズマCVD法で形成されるSi

以下本発明の実施例について説明する。

第1図(a)、(b)に示す様に、絶縁性基板10上にゲート電極11として1000ÅのCrをDCスパッタ法により形成する。第1図(b)は同図(a)のA-A'断面図である。ここでCrのかわりにAl、Ta等の他の金属電極、ITO等の透明導電膜を用いても問題はない。これをゲート電極形状に食刻した後、第一のゲート絶縁膜12として、DC反応性スパッタ法を用いて、TaO_xを2000Å形成する。この場合RFスパッタ法を用いてもよく、そのときはターゲット電極としてTa金属電極、あるいはTaO_xの焼結体を用いてもよい。次に第二のゲート絶縁膜13としてプラズマCVD法を用いてSiNx2000Å、半導体層14としてa-Si800Åを連続で形成する。半導体層を所定の形状にエッチングした後、りん等の不純物を適当にドーブしたn⁺非晶質シリコン15を膜厚500Å程度堆積し、Alを7000Å DCスパッタ法で製膜し選択エッチングを行いソース電極16、ドレイン電

図17とする。上述のようにして作成されたTFTの特性は、ゲート絶縁膜の単位面積当りの容量が、同一膜厚のSiNx単層のTFTと比較して1.5倍程度であるために、ON電流が大きく取れ、その立ち上がり特性も急峻となっている。次に特にトランジスタ特性の安定性に関しては、半導体層と界面を接する第二の絶縁膜であるSiNxの特性に大きく左右されることが研究の結果わかった。TFTの信頼性を示すものとして、そのしきい値電圧の変化がある。ソース接地の場合のTFTの特性式は式(1)のように表される。

$$I_D = \frac{W}{2L} C_i \mu (V_G - V_T) \quad (1)$$

L、Wはそれぞれチャンネル長及びチャンネル幅、 C_i は単位面積当りのゲート絶縁膜の容量、 μ は電子の移動度である。 I_D 、 V_G 、 V_T はそれぞれドレイン電流、ゲート電圧、及びゲートのしきい値電圧である。これより、縦軸に I_D を、横軸に V_G をプロットし横軸との接点より1式にしたがって V_T がもとまる。TFTの動作信頼性試験として

はゲート電極に10Vまぎみで0Vから50Vまで30分間隔で印加した時のしきい値電圧の変化を見ている。ドレイン電圧 V_D は15Vと一定値を印加して測定した。TFT作成直後に測定したしきい値電圧はこの測定によると $V_T = 1.51V$ であった。このTFTに上述の信頼性試験を行った結果を第2図に示す。第二のゲート絶縁膜SiNxの光学バンドギャップが5.0eVのTaOx2000Å/SiNx2000Åの2重ゲート絶縁層TFTの場合、ゲート電圧30V印加後にはしきい値電圧がVと正のシフトを示し、ゲート電圧が15Vで駆動したときのON電流は当初 $1.0 \times 10^{-8}A$ であったものが、 $5.2 \times 10^{-8}A$ と減少している。この図に示す特性を持つTFTを用いた液晶パネルでは動作時間を増すにしたがい、パネル全面の透過率が減少するなど信頼性の面でSiNx単層のものに比較して劣る。第3図はこのTaOx/SiNx2重ゲート絶縁膜の第二のゲート絶縁膜であるSiNxの光学バンドギャップと、前述の動作信頼性試験でゲート電圧として

30V印加した後のしきい値電圧の当初からのシフト量の関係を示す。第二の絶縁膜であるSiNxの光学バンドギャップが約5.3eVを越えるときしきい値電圧の変化量を低く抑えることができることがわかる。SiNxの光学バンドギャップを5.3eVより大きくするためには、SiNxの成膜条件として原料ガスの流量比、放電パワー等を変化させた。このようにしてつくられたTFTを用いた液晶パネルでは、前述のようなパネルの透過率の現象等の問題は発生しない。この光学バンドギャップを成膜時のパラメータとする事により、従来のSiNx単層のTFTと比較して、同等の高い信頼性を有するTaOx/SiNx2重ゲート絶縁膜 μ -SiTFTを作成できることが明らかとなった。

発明の効果

本発明の薄膜トランジスタは、従来のTFTと比較してON電流が大きく取れ、かつそのスイッチング特性が良好であり、信頼性の面においても従来のSiNx単層のTFTと同等の特性を持た

せることができる。


4. 図面の簡単な説明

第1図(a)、(b)はそれぞれ本発明にかかる薄膜トランジスタの実施例のTFTの平面図および断面図、第2図は縦軸にドレイン電流 I_D の平方根を横軸にゲート電圧 V_G をプロットし、その経時変化を示すグラフ、第3図は、 V_T シフト量と $E_{g,opt}$ の関係を示すグラフ、第4図(a)、(b)はそれぞれ従来例の構造によるTFTの平面図および断面図である。


12、13・・・ゲート絶縁膜、14・・・半導体層、15・・・非晶質シリコン、16・・・ソース電極、17・・・ドレイン電極

代理人の氏名 弁理士 栗野重幸 ほか1名


第1図
(a)




第2図




(b)



第3図



第4図
(a)



(b)

